

DAFTAR ISI

Halaman

LEMBAR PENGESAHAN	
LEMBAR PERNYATAAN ORISINALITAS	
LEMBAR PERSEMBAHAN	
ABSTRAK.....	i
ABSTRACT.....	ii
KATA PENGANTAR.....	iii
UCAPAN TERIMA KASIH.....	iv
DAFTAR ISI.....	vi
DAFTAR GAMBAR.....	ix
DAFTAR TABEL.....	xi
DAFTAR SINGKATAN.....	xii
DAFTAR ISTILAH.....	xiii
DAFTAR LAMPIRAN.....	xv
BAB I PENDAHULUAN.....	1
1.1 Latar Belakang	1
1.2 Perumusan Masalah.....	2
1.3 Tujuan Penelitian.....	2
1.4 Batasan Masalah.....	2
1.5 Metode Penelitian.....	3
1.6 Sistematika Penulisan.....	3
BAB II LANDASAN TEORI.....	4
2.1 Sistem MIMO.....	4
2.2 Space Time Block Code (STBC).....	8
2.3 Field Programmable Gate Array (FPGA)	10
2.4 VHSIC Hardware Description Language (VHDL).....	12

BAB III PERANCANGAN DAN IMPLEMENTASI SISTEM.....	14
3.1 Pemodelan sistem STBC MIMO 4x4.....	14
3.2 Perancangan bagian pengirim STBC MIMO 4x4	15
3.2.1 Blok <i>Mapper</i> QPSK	16
3.2.2 Blok <i>Demux</i>	17
3.2.3 Blok <i>Encoder</i> STBC (<i>Space Time Block Code</i>).....	18
3.3 Perancangan blok kanal Rayleigh dan AWGN	21
3.4 Perancangan bagian penerima STBC MIMO 4x4.....	22
3.4.1 Blok <i>Buffer</i>	23
3.4.2 Blok <i>Combiner</i>	23
3.4.3 Blok <i>Maximum Likelihood Detection</i>	26
3.4.4 Blok <i>Mux</i>	27
3.4.5 Blok <i>Demapper</i>	28
3.5 Representasi Bilangan Fixed Point.....	28
3.6 Implementasi sistem pada FPGA	29
3.7 Pengujian hasil implementasi.....	30
 BAB IV PENGUJIAN DAN ANALISA SISTEM.....	 32
4.1 Analisa dan pengujian hasil simulasi.....	32
4.1.1 Pengujian tanpa error	33
4.1.2 Pengujian dengan error dari AWGN.....	34
4.2 Analisa hasil sintesis	35
4.3 Analisa dan pengujian hasil implementasi pada FPGA	38
4.3.1 Pengujian tanpa error	39
4.3.2 Pengujian dengan error dari AWGN.....	40
 BAB V KESIMPULAN DAN SARAN.....	 41
5.1 Kesimpulan.....	41
5.2 Saran.....	41

DAFTAR PUSTAKA..... xvi
LAMPIRAN