PERANCANGAN DAN IMPLEMENTASI ENCODER DECODER STBC MIMO 4X4 BERBASIS FPGA

Isnan Arif Wicaksono[1], Dharu Arseno[2], Denny Darlis[3]

[1]Teknik Telekomunikasi, Fakultas Teknik Elektro, Universitas Telkom

Abstrak

Salah satu standar komunikasi internasional khususnya komunikasi Broadband Wireless Access (BWA) yang dianggap memadai dan sesuai dengan tuntutan pengguna saat ini adalah Worldwide Interoperability for Microwave Access (WiMAX) yang dikeluarkan oleh Institute of Electrical and Electronics Engineering (IEEE). WiMAX sendiri pun mengalami perkembangan dengan varian-varian yang ditujukan sebagai layanan pada kondisi-kondisi tertentu seperti standar 802.16a, 802.16a rev.d-2004, dan 802.16e untuk mobile WiMAX. Sistem ini menggunakan teknik Multiple Input Multiple Output (MIMO) yaitu sistem yang menggunakan multi antena pada bagian pengirim dan penerima. Salah satu skema dari MIMO adalah Space Time Block Code (STBC). STBC merupakan suatu sistem coding pada domain ruang dan waktu yang bertujuan untuk mendapatkan diversitas spasial secara maksimal

Pada tugas akhir ini akan dirancang bagian encoder dan decoder untuk STBC MIMO 4x4 dan diimplementasikan pada FPGA. Perancangan encoder dan decoder menggunakan bahasa pemrograman VHDL. Encoder dan decoder yang dirancang menggunakan rate ½ dengan asumsi code word yang digunakan berdasarkan susunan code word pada buku space time coding yang disusun oleh Branka Vucetic.

Setelah dilakukan implementasi pada FPGA, didapat beberapa kesimpulan, diantaranya untuk blok encoder, resource FPGA yang dibutuhkan adalah jumlah occupied slice 3%, jumlah slice register 1%, jumlah 4 input LUT 2%, jumlah bonded IOB 54%, jumlah BUFG/BUFGCTRLs 83%. Dan untuk blok decoder, resource yang dibutuhkan adalah jumlah occupied slice 40%, jumlah slice register 4%, jumlah 4 input LUT 34%, jumlah IOB 54%, jumlah BUFG/BUFGCTRLs 3% dan jumlah DSP48s 91%.

Kata Kunci : MIMO, STBC, FPGA, VHDL, Alamouti

Abstract

One of the international communications standards, particularly communications Broadband Wireless Access (BWA), which is considered adequate and in accordance with the demands of users today is the Worldwide Interoperability for Microwave Access (WiMAX) issued by the Institute of Electrical and Electronics Engineering (IEEE). WiMAX itself has also experienced growth with the variants that are designated as a service to certain conditions such as 802.16a standard, 802.16a rev.d-2004, and 802.16e for mobile WiMAX. This system uses the technique of Multiple Input Multiple Output (MIMO), a sistem that use multiple antenna at the transmitter and receiver. One of the schemes of MIMO is Space Time Block Code (STBC). STBC is a coding system on the domain of space and time that aims to obtain the maximum spatial diversity.

In this final project has been designed encoder and decoder STBC MIMO 4x4 and implemented on FPGA. Design encoder and decoder is use VHDL programming language. Rate of Encoder and decoder that designed is ½ and code word that used is assumed same with codeword in Space Time Coding book by Branka Vucetic.

After the implementation in FPGA has been done, we can get some conclusions such as for encoder block, resources needed is amount of occupied slice is 3%, amount of slice register is 1%, amount of 4 input LUT is 2%, amount of bonded IOB is 54%, amount of BUFG/BUFGCTRLs is 83%. And for decoder block, resources needed is amount of occupied slice is 40%, amount of slice register is 4%, amount of 4 input LUT is 34%, amount of IOB is 54%, amount of BUFG/BUFGCTRLs is 3% and amount of DSP48s is 91%.

Keywords : MIMO, STBC, FPGA, VHDL

BAB I

PENDAHULUAN

1.1 Latar Belakang

Seiring dengan berkembangnya industri telekomunikasi *wireless* secara pesat dan permintaan layanan komunikasi dengan *bitrate* tinggi untuk meningkatkan layanan seperti video *streaming* dan TV digital terus meningkat maka perkembangan ini harus dapat diimbangi dengan perkembangan teknologi yang dapat mendukungnya seperti peningkatan kecepatan data dari data atau informasi yang dikirimkan.

Multiple input multiple output (MIMO) adalah suatu teknologi yang muncul menggunakan prinsip *diversity* dengan tujuan meningkatkan data *rate* dalam range yang lebih besar dengan peluang *error* yang kecil. Sistem MIMO ini terdiri dari beberapa antena di pemancar dan penerima yang menciptakan *diversity* antara *transmitter* dan *receiver*. Ide dasar dari sistem MIMO adalah untuk menciptakan *spatial diversity* sinyal pemancar dari lokasi yang berbeda.

Pada penelitian sebelumnya telah didesain dan diimplementasikan sistem MIMO dengan menggunakan 2 buah antena pada sisi *transmitter* dan 2 buah antena pada sisi *receiver* (2x2). Namun ternyata *redundancy* sisitem masih dapat ditingkatkan lagi dengan menambah jumlah antena pada sisi *transmitter* dan *receiver*. Penyusunan tugas akhir ini berawal dari keinginan untuk mendesain dan mengimplementasikan sistem MIMO pada sistem komunikasi *wireless* dengan menggunakan 4 buah antena pada sisi *transmitter* dan 4 buah antena pada sisi *receiver* (4x4) dengan menggunakan skema *Space Time Block Codes* (STBC).

Dalam tugas akhir ini akan didesain dan diimplementasikan sistem *encoder decoder* STBC MIMO 4x4 pada *transmitter* dan *receiver* berbasis FPGA menggunakan bahasa mesin tingkat tinggi yang lebih dikenal dengan nama *Very High Description Language* (VHDL). Perancangan system STBC ini menggunakan *software* modelsim sedangkan untuk pengimplementasiannya mengunakan *software* Xilinx. Dengan FPGA

didapatkan *prototype* sistem yang akan dapat diterapkan untuk pembuatan *chip* STBC MIMO 4x4. Tugas akhir ini nantinya dapat diimplementasikan pada WiMAX 802.16.e.

1.2 Rumusan Masalah

Rumusan yang terkait dengan Tugas akhir ini adalah sebagai berikut :

1. Mendesain *Encoder* dan *Decoder* STBC MIMO 4x4 dengan menggunakan VHDL.
2. Mengimplementasikan *Encoder* dan *Decoder* STBC MIMO 4x4 pada FPGA.
3. Pengujian hasil implementasi *Encoder* dan *Decoder* STBC MIMO 4x4 pada FPGA.

1.3 Batasan Masalah

Batasan masalah pada tugas akhir ini adalah :

1. *Encoder* dan *Decoder* dirancang pada level *baseband*.
2. Rate *Encoder* dan *Decoder* yang digunakan adalah ½.
3. Pengujian dengan kanal menggunakan kanal AWGN.
4. Validasi menggunakan testbench pada software modelsim 6.3 dengan data pembanding test vector yang digenerate pada MATLAB.
5. Susunan *code word* diasumsikan menggunakan susunan *code word* dari buku Space Time Coding karangan Branka Vucetic.
6. *Software* yang akan dipakai modelsim SE 6.3 dan Xilinx 12.1.i.
7. *Hardware* FPGA yang digunakan seri Xilinx virtex 4 XC4VLX25.

1.4 Tujuan

Tujuan dari tugas akhir ini adalah :

Mendesain *encoder* dan *decoder* STBC MIMO 4x4 dengan menggunakan VHDL dan mengimplementasikannya pada FPGA.

1.5 Metodologi Penelitian

Metode penelitian yang digunakan dalam penulisan Tugas Akhir ini adalah:

1. Proses perencanaan yang meliputi pendisainan, pembuatan sistem, dan hasil implementasi sistem.
2. Perancangan arsitektur sistem menggunakan bahasa VHDL dengan *software* modelsim.
3. Verifikasi sistem dengan menggunakan testbench pada *software* modelsim.
4. Implementasi sistem pada FPGA.
5. Pengujian hasil implementasi

1.6 Sistematika Penulisan

Susunan penulisan dalam proposal Tugas Akhir ini akan mengikuti pola sebagai berikut :

BAB I : PENDAHULUAN

Dibahas mengenai latar belakang masalah, perumusan masalah, pembatasan masalah, tujuan, metode penyelesaian masalah, dan sistematika penulisan laporan.

BAB II : LANDASAN TEORI

Dibahas mengenai landasan teori yang berkaitan dengan tugas akhir.

BAB III: PERANCANGAN DAN IMPLEMENTASI SISTEM

Berisikan tentang gambaran perancangan sistem.

BAB IV : ANALISIS DAN PENGUJIAN HASIL IMPLEMENTASI

Membahas tentang hasil analisa dan pengujian sistem

BAB V : KESIMPULAN DAN SARAN

Berisikan kesimpulan dan saran untuk penelitian selanjutnya

BAB V
KESIMPULAN DAN SARAN

5.1. KESIMPULAN

Kesimpulan yang dapat diambil berdasarkan hasil implementasi yang didapat adalah :

1. Sistem *encoder* dan *decoder* yang dirancang dapat diimplementasikan pada FPGA dan setelah dilakukan pengujian hasil keluarannya sudah sesuai dengan rancangan.
2. Berdasarkan hasil sintesis bagian *encoder* STBC MIMO 4x4 didapatkan jumlah *resource* yang dibutuhkan adalah seperti pada tabel di bawah ini :

Tabel 5.1 Penggunaan resource FPGA bagian *encoder*

Occupied slice	3%
Slice register	1%
4 input LUTs	2%
Bonded IOBs	54%
BUFG/BUFGCTRLs	3%

3. Berdasarkan hasil sintesis bagian *decoder* STBC MIMO 4x4 didapatkan jumlah *resource* yang dibutuhkan adalah seperti pada tabel di bawah ini :

Tabel 5.2 Penggunaan resource FPGA bagian *decoder*

Occupied slice	40%
Slice register	4%
4 input LUTs	34%
Bonded IOBs	54%
BUFG/BUFGCTRLs	3%
DSP48s	91%

5.2. SARAN

Beberapa saran yang dapat yang dapat dilakukan untuk pengembangan sistem adalah :

1. Untuk pengembangan selanjutnya, dapat dibuat sistem STBC MIMO 4x4 secara lengkap dengan menggabungkan *encoder* dan *decoder* STBC dengan blok yang lain.
2. Pengujian dapat dilakukan dengan *input* dari media di luar *generator* sinyal dalam FPGA, misalkan gambar atau *text* dari *computer*.

DAFTAR PUSTAKA

[1] Alamouti, Siavash. 1998. *Paper : A Simple Transmit Diversity Technique for Wireless Communication.* IEEE Jurnal on select areas in communications, Vol.16, No.8.

[2] Chang, K.C. 1999. *Digital system design with VHDL and synthesis*. IEEE Computer Society.

[3] Haykin, Simon. 2001. *Communicaton Systems*. Newyork : John Willey & Sons Inc.

[4] Miguel, Luis. 2009. *Paper : MIMO Space-Time Block Coding (STBC) : Simulations and Result.* Cortes-pena.

[5] Sujatmiko, Wahyu. 2011. *PERANCANGAN DAN IMPLEMENTASI MIMO ENCODER DECODER STBC ALAMOUTI 2x2 BERBASIS FPGA* . Institut Teknologi Telkom : Tidak diterbitkan.

[6] S.LTobing, Dedi. 2009. *Analisis Kinerja Space Time Block Code pada Sistem MIMO 2x2 Melalui Kanal Fading Rayleigh*. Universitas Sumatra Utara : Tidak diterbitkan.

[7] Vucetic, Branka and Jinhong Yuan. *"Space Time Coding".* University of Sidney : Book of John Willey and Sons, 2003.